Multiprozessorarchitekturen Start

2021-01-29 11:13:17 +01:00 · 2021-01-29 11:13:17 +01:00 · a75d13e1d7
commit a75d13e1d7
parent 4c28e3acda
9 changed files with 22 additions and 0 deletions
--- a/Assets/RA2_Enge
+++ b/Assets/RA2_Enge
--- a/Assets/RA2_MIMD.png
+++ b/Assets/RA2_MIMD.png
--- a/Assets/RA2_MISD.png
+++ b/Assets/RA2_MISD.png
--- a/Assets/RA2_SIMD.png
+++ b/Assets/RA2_SIMD.png
--- a/Assets/RA2_SISD.png
+++ b/Assets/RA2_SISD.png
--- a/Assets/RA2_Speicherstrukturen.png
+++ b/Assets/RA2_Speicherstrukturen.png
--- a/Assets/RA2_Verbindungsnetzwerke.png
+++ b/Assets/RA2_Verbindungsnetzwerke.png
--- a/Assets/RA2_Verbindungsnetzwerke2.png
+++ b/Assets/RA2_Verbindungsnetzwerke2.png
--- a/2.md
+++ b/2.md
@ -705,6 +705,28 @@ Die Hardware enthält:
 - Mehrere On-Chip-Busse
 - Adressgenerierungseinheit, die auf DSP-Anwendungen zugeschnittene Adressierungsmodi unterstützt

+# Multiprozessorarchitekturen
+Klassifikation nach Flynn
+| | Ein Datenstrom | mehrere Datenströme |
+| -- | -- | -- |
+| ein Befehlsstrom | SISD | SIMD |
+| mehrere Befehlsströme | MISD | MIMD |
+
+![SISD](Assets/RA2_SISD.png)
+![SIMD](Assets/RA2_SIMD.png)
+![MISD](Assets/RA2_MISD.png)
+![MIMD](Assets/RA2_MIMD.png)
+
+Speicherstrukturen:
+![Speicherstrukturen](Assets/RA2_Speicherstrukturen.png)
+
+Enge und lose Kopplung
+![Enge und lose Kopplung](Assets/RA2_Enge%20und%20lose%20Kopplung.png)
+
+Verbindungsnetzwerke
+![Verbindungsnetzwerke](Assets/RA2_Verbindungsnetzwerke.png)
+![Verbindungsnetzwerke2](Assets/RA2_Verbindungsnetzwerke2.png)
+

 # Parallele Architekturen